3/5/1 (Item 1 from file: 351) DIALOG(R) File 351: Derwent WPI

(c) 2002 Thomson Derwent. All rts. reserv.

007685965 **Image available** WPI Acc No: 1988-319897/ 198845

Semiconductor IC - applies input signal and delayed input signal to exclusive or circuit to obtain multiplex signal NoAbstract Dwg 6/6

Patent Assignee: NEC CORP (NIDE)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Date 19881004 JP 8772006 198845 B JP 63237610 Α 19870325 А

Priority Applications (No Type Date): JP 8772006 A 19870325

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 63237610

Title Terms: SEMICONDUCTOR; IC; APPLY; INPUT; SIGNAL; DELAY; INPUT; SIGNAL;

EXCLUDE; CIRCUIT; OBTAIN; MULTIPLEX; SIGNAL; NOABSTRACT

Derwent Class: U13; U22

International Patent Class (Additional): H01L-027/04; H03K-005/00

File Segment: EPI

3/5/2 (Item 1 from file: 347)

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02620710 **Image available** SEMICONDUCTOR INTEGRATED CIRCUIT

PUB. NO.: 63-237610 A]

October 04, 1988 (19881004) PUBLISHED:

INVENTOR(s): NAKAMOTO TAKASHI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

62-072006 [JP 8772006] March 25, 1987 (19870325) APPL. NO.:

FILED:

INTL CLASS: [4] H03K-005/00; H01L-027/04; H03K-005/13

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 42.2 (ELECTRONICS --

Solid State Components)

Section: E, Section No. 710, Vol. 13, No. 44, Pg. 40, January JOURNAL:

31, 1989 (19890131)

ABSTRACT

PURPOSE: To obtain a target multiple signal at all time by generating the magnification signal based on the outputs of plural delay circuits.

CONSTITUTION: Input signals undergo the delay circuits 4-1-4-n and are subjected to different delays therein, then inputted to a selector 3 from respective connection parts. In the selector 3, either one of the inputted signals in accondance with an output from a duty decision circuit 5, and the result is inputted to an exclusive OR circuit 8, so that a multiplied output signal is outputted from its output terminal 2. The duty decision circuit 5 detects the duty of an output signal from the circuit 8. And if the time during which the level of a pulse is in a high level is shorter than a time when in a low level, the selector 3 inputs an input signal of a longer delay time to the circuit 8, but if the high-level time is longer than the low-level time, an input signal of a shorter delay time is inputted to the circuit 8. As a result, a stable signal free from the incluence of temperature variation or variance due to manufacture can be obtained.

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭63-237610

MInt, Cl.4

識別記号

庁内整理番号

43公開 昭和63年(1988)10月4日

H 03 K 5/00 H 01 L 27/04 H 03 K 5/13 7631-5J 7514-5F

7631-5J

審査請求 未請求 発明の数 1 (全 4 頁)

の発明の名称

半導体集積回路

②特 願 昭62-72006

匈出 願 昭62(1987)3月25日

②発 明 者

中本 貴士

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

②代理人 弁理士内原 晋

明細音

発明の名称

半導体集積回路

特許請求の範囲

入力信号と前記入力信号を遅延せしめた信号と を排他的論理和回路に加えて遜倍信号を得る半導 体格점回路において、

湿延量の相異なる複数個の遅延手段と、

前記排他的論理和回路の出力信号のデューティを検出し前記デューティをあらかじめ定められたデューティとする時の前記遅延手段の遅延量の変化方向を示す判定信号を出力するデューティ判定手段と、

前記判定信号を入力しその指定する遅延量の変化方向に従って前記遅延手段の遅延量を切替える 切替手段とを備えてなることを特徴とする半導体 集積回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路に関し、特に温度変化や素子の値の変動に影響されることなく目的とする避倍信号を発生する避倍回路に関する。

(従来の技術)

従来、この和の半導体装置は、第7図に示すように信号入力場子11より入力された入力信号と 理延回路13を通った入力信号とが、排他的論理 和回路9に印加され、その出力が通倍出力端子1 2から避倍信号として出力される。しかしこの方 法では、遅延回路の遅延量がパルス幅となるので、 入力信号の周期の1/4のとあれる。では、 が出力される。従って遅延回路の遅延量の変動は パルス幅の変動となってあらわれる。

(発明が解決しようとする問題点)

上述した従来の遊倍回路は、遅延回路の遅延量が 通信信号のパルス幅となっているので、遅延時間が温度変化や遅延素子値の変動により目的の遊 倍信号を安定に得ることができなくなる欠点があ

る(特にデューティが不安定となる)。

さらに複数個の遅延回路の出力の切替が、避倍 した出力の結果により集積回路内で自動的に行な うという独創的内容を有する。

(問題点を解決するための手段)

本発明の半導体集積回路は、

入力信号と前記入力信号を選延せしめた信号と を排他的論理和回路に加えて選倍信号を得る半導 体集積回路において、

遅延量の相異なる複数個の遅延手段と、

前記排他的論理和回路の出力信号のデューティを検出し前記デューティをあらかじめ定められた

従って、いずれか一つの遅延された入力信号が選択されて、先に述べた入力信号と共に徘他的論理和回路8に入力され、逓倍された出力信号が逓倍出力端子2から出力される。

一方、デューティ判定回路5では、排他的論理和回路8の出力信号のデューティを検出する。それのようのアコーイ(日と称するのとのようのレベルがいるとないが、パルスのレベルがいば、選択をではある。またパルスのレベルがは、選問をのからして、の時間よりも長ががしている。またパルスのレイれば、選問のような人力によりも長いがは、選問のような人力信号が排他的論理和回路8へ入力される。

以上のようにしてデューティ判定回路5の作動により、排他的論理和回路8の出力信号は、パルスのレベルがHのときの時間とパルスのレベルがLのときの時間とがほぼ同一の値に落ち付くようになる。

次に、本発明に使用するデューティ判定回路5

デューティとする時の前記選延手段の遅延量の変化方向を示す判定信号を出力するデューティ判定手段と、

前記判定信号を入力しその指定する遅延盤の変化方向に従って前記遅延手段の遅延延を切替える 切替手段とを備えて構成される。

〔 実 施 例 〕

まず本発明の概要を説明する。

信号入力端子1より入力した入力信号は、遅延 回路4-1~4-Nを通りそれぞれの接続部から 互いに異なる遅延を受けて、選択器3に入力され る、選択器3ではデューティ判定回路5の出力に

の一奥施例について説明する。

従ってデューティ判定回路の各部の電位(入力 増予31の電位E2・積分回路33の出力電位 E3・第一および第二のコンパレータの出力電位 E4・E3)は第4図(a)~(c)に示すよう になる。まず第4図(a)は入力増子のパルスの Hレベルの時間がLレベルの時間に比べて短かい ときで、積分回路の出力はOVの近くなり、第一 および第二のコンパレータの出力はいずの出力はいずの出力がある。このとき出力端子32から力力にあり、選択器3がより良い遅延時間のパルレスルの時間がレベルの時間がしいべいという。で、積分回路の出力はVooに近いずれも出力により、選二のコンパレータの出力はいずれも出力により、選により、選択器3がより短い遅延時間の入力信号を選択する。

第4図(c)は入力信号のパルスのHレベルの時間としレベルの時間とが同一のときで、積分回路の出力は(1 / 2) V nnとなり、第一のコンパレータの出力はしレベル第二のコンパレータの出力はしレベル第二のとき出力端子32からの出力による選択器3の選択の変更は、行なわれない。従って第3図(a)~(b)に示するに、積分回路の出力が(1 / 2) V nn ± Δ V の間にあるように保たれる。よってΔ V を小さくする程、

信号のデューティを判定し、理想とするデューティに近づくよう遅延盘を制御して通倍信号を得る事により、温度変化や半導体の製造上のバラツキに影響されずに安定な逓倍信号を得る事が出来るという効果がある。

図面の簡単な説明

第1図は本発明の概要を示すプロック図、第2回は本発明に使用するデューティ判定回路の一実施例を示すプロック図、第3図は本発明に使用する第一および第二のコンバレータの特性の一例を示す図表、第4図は本発明に使用するデューティ判定回路の波形を示す図表、第6図は本発明の第一~第二の実施例の構成を示すプロック図、第7図は従来の技術による構成の一例を示すプロック図、

1 … 信号入力 端子、 2 … 遮 倍 出力 端子、 3 … 避 択 器、 4 ~ 1 ~ 4 ~ N … 遅 延 回路、 5 … デューティ 判定 回路、 8 … 排 他 的 論 理 和 回路。

代理人 弁理士 内 原 晋,


遊鸽の特度は上昇する.


次に、本発明の第一および第二の実施例について説明する。

まず、第5回は本発明の新年の異点は1回とで、第14人へ14を発明の新年日の大力を発展した。 タ14人へ14を発生した。 タ14人へ10世間に、 タ14人へ10世間に、 10世間に、 1


(発明の効果)

以上説明したように本発明は、複数の遅延回路 を有し、これらの遅延信号を用いて作られる遊係







特開昭63-237610 (4)





34: 第一のコンパレータ 35: 第二のコンパレータ

茅 2 四









1: 信号入力端子 2: 连倍出力端子

第 6 图